Skip to content

开源骚客FPGA知识库

Main Navigation首页 FPGA进阶之路

Rsic-V学习（在新窗口打开）常见问题个人博客（在新窗口打开）

外观

Sidebar Navigation

一、前言

二、开发软件安装

三、Verilog基础

3.1 写在前面的话

3.2 我的第一个FPGA工程

3.3 从第一个FPGA工程开始学习Verilog语法

四、FPGA入门练手项目

4.1 交通灯项目

FPGA交通灯项目最终效果

学习数码管驱动

整理思路进行模块划分

4.2 四则计算器项目

FPGA四则运算器项目最终效果

学习数码管驱动

整理思路进行模块划分

4.3 FPGA实现弹球小游戏

FPGA实现弹球小游戏最终效果

VGA显示屏驱动学习

HDMI显示屏驱动学习

六、FPGA图像处理

七、FPGA静态时序分析

八、ZYNQ基础项目

九、ZYNQ CNN 手写数字识别

更多项目敬请期待

（在新窗口打开）

此页内容

首页
FPGA静态时序分析子章节

FPGA静态时序分析子章节

约 40 字小于 1 分钟

前言部分

学习时序分析必须

Power by VuePress & vuepress-theme-plume

Copyright © 2019-present OpenSoc